SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

Patent number:

JP2002033457 (A) Publication date: 2002-01-31

Inventor(s): HIROSE KENJI; AJIOKA TOMOKI; HOSHI SATOSHI + Applicant(s): HITACHI LTD +

Classification:

- international:


G06F1/10; G06F15/78; G11C11/401; G11C11/407; G11C11/41; G11C11/413; H01L21/82; H01L21/822; H01L27/04; G06F1/10; G06F15/76; G11C11/401; G11C11/407; G11C11/41; G11C11/413; H01L21/70; H01L27/04; (IPC1-7): G06F1/10; G06F15/78; G11C11/401; G11C11/407; G11C11/41; G11C11/413; H01L21/82; H01L21/822; H01L27/04

- european:

Application number: JP20000217943 20000718 Priority number(s): JP20000217943 20000718

Abstract of JP 2002033457 (A)

PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit device in which transmission of clock is quickened while reducing skew between the clocks. SOLUTION: In a semiconductor integrated circuit device comprising a logic block including a logic circuit operating by receiving a clock formed at a clock supply circuit, high speed transmission of clock is realized by providing at least two wiring routes extended in parallel as clock wiring routes to the clock supply circuit and the logic block and transmitting the same clock, providing the clock supply circuit with clock drive circuits independent for the clock wiring, and providing the logic block with clock input circuits independent of the clock wiring.



Data supplied from the espacenet database — Worldwide

(19)日本個特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特|開2002-33457

(P2002-33457A) (43)公開日 平成14年1月31日(2002.1.31)

							,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,			
(51) Int.Cl.7		酸別記号	FI				f-73-}*(参考)			
H01L	27/04			C 0 6	7 15/78		510P	5 B 0 1.5		
	21/822			H011	27/04		D	5 B 0 2 4		
G06F	1/10			G 0 6 1	7 1/04		330 A	5B062		
	15/78	510		G110	11/34		J	5B079		
G11C	11/413						3 4 5	5F038		
			審查請求	未請求	情求項の数10	OL	(全 20 頁)	最終頁に続く		

(21) 出版番号 特施2000-217943(P2000-217943)

(22) 出願日 平成12年7月18日(2000.7.18)

(71)出願人 000005108

株式会社日立駅作所

東京都千代田区神田骏河台四丁目 6 番地

(72)発明者 廣瀬 健志

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体グループ内

(72)発明者 味岡 智己

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体グループ内

(74)代理人 100081938

弁理士 徳若 光政


最終頁に続く

(54) [発明の名称] 半導体集積回路装置

(57)【要約】

【課題】 クロック伝達の高速化及びクロック間のスキューを低減した半導体集精回路装置を提供する。

【解決手段】 クロック無給回路で削減されたクロック を受けて動作する論理回路を含む論理プロックを備えた 半導体無額回路接流において、上記プロック供給回路と 上記論理プロックに至るまでのクロック配線経路として 途行して延長され、同じクロックが伝えられるを少さ とも2つの原線経路とを設け、上記クロック保納回路に上 記プロック配線に対してそれぞれ故立したクロック駆動 回路を設け、上記論理プロックには上記プロック配線に 対してそれぞれ城立したクロック入力回路を設け、上記論理プロックの確 対してそれぞれ城立したクロック入力回路を設け、 により、クロックの高端に踏を実現する。



【特許請求の範囲】

【請求項1】 クロック供給回路と、

上記クロック供給回路から供給されるクロックを受けて 動作する論理回路を含む論理ブロックと、

上記クロック供給回路と上記論理ブロックに至るまでの クロック配線経路として並行して延長され、同じクロッ クが伝えられる少なくとも2つの配線経路とでは、 ト記クロックが決め回路は、ト記クロックを終わった。

上記クロック供給回路は、上記クロック配線に対してそれぞれ独立したクロック駆動回路を持ち、

上記論理プロックは、上記クロック配線に対してそれぞれ独立したクロック入力回路を持つことを特徴とする半 導体集積回路装置。

【請求項2】 請求項1において、

上記論理ブロックは、複数の機能ブロックから構成さ カ

上記クロック供給回路は、上記複数の機能ブロックに対 して共通に用いられ。

上記少なくとも2つの配線経路は、上記複数の機能プロックのうち半導体基板上に開接して配置される少なくとも2つの機能プロックに対して並行して延長される部分を備えるものであることを特徴とする半導体集積回路装置。

【請求項3】 請求項2において、

上記少なくとも2つの配線経路は、クロックの伝達経路 の配線長さの差が小さくなるようにいずれか1つ以上に 迂回経路が持たせられてなることを特徴とする半導体集 精回路装置。

【請求項4】 請求項1において、

上記論理ブロックは、複数の機能ブロックから構成さ も

上記複数の機能ブロックは、それぞれが所望の信号処理 能力を持つようにされるものであり、

上記クロック供給回路は、上記複数の機能ブロックのそれぞれに対して並行に延長される少なくとも2つの配線 経路を備えるものであることを特徴とする半等体集積回 路装置。

【請求項5】 請求項1において、

上記クロック供給回路は、第1クロックと、上記第1クロックに対して周波数が1/Nに分周された第2クロックとを供給するものであり、

上記論理ブロックは、上記第1クロックを受けて動作す る第1 論理回路を含む複数の第1 論理ブロックと、上記 第2クロックを受けて動作する第2 論理回路を含む複数 の第2 論理ブロックと、

上記クロック供給回路から上記複数の第1論理ブロック に至るまでの第1クロック配線経路として、並行に延長 される部分を含む少なくとも2つの配線経路と、

上記クロック供給回路から上記第2論理プロックに至るまでの第2クロック配線経路として、並行に延長される部分を含む少なくとも2つの配線経路とを備えてなるこ

とを特徴とする半導体集積回路装置。

【請求項6】 請求項4において、

上記クロック供給回路は、第1クロックと、上記第1クロックに対して周波数が1/Nに分周された第2クロックとを供給するものであり、

上記複数の機能ブロックは、上記第1クロックを受けて 動作する第1 論理回路を含む第1 機能ブロックと、上記 第2クロックを受けて動作する第2論理回路を含む第2 機能ブロックを含むことを特徴とする半導体集積回路装 置。

【請求項7】 請求項5又は6において、

上記第1クロックを伝える第1配線と上記第2クロック を伝える第2配線とが並行して延長するとともに、 上記第1クロックの第1配線と第2配線の間には、上記 第1及び第2配線に対して第3と第4配線を並行して延 長1.

上記第1配線に隣接した第3配線には上記第1クロック を伝う

上記第2配線に隣接した第4配線には上記第2クロック を伝えてなることを特徴とする半導体集積回路装置。 【請求項8】 請求項2ないし7のいずれか1におい

T.

上記機能プロックは、1つの半導体基板上に形成される 1チップのマイクロコンピュータシステムを構成し、そ れぞれが独立して動作可能とされる信号処理回路である ことを特徴とする半導体集積回路装置。

【請求項9】 請求項1ないし7のいずれか1において、

上配論型ブロックは、ゲートアレイで構成された一定の エリアに配置された論理ゲート群からなり、上記プロ 欠終曲圏は、半等体基板の中心部に殴けられて、分 を 理ゲート群との間のクロック供給経路が互いに等長とな るようにされることを特徴とする半導体集積回路装置。 【請求項10】 請求項1ないし7のいずれか1におい て、

上記論理ブロックは、複数ビットの単位で読み出し信号 をクロックに対応して増幅する増幅回路を有するメモリ 回路であり、

上記クロック供給回路は、メモリ回路の増幅回路の動作 に必要なクロック信号を供給するものであることを特徴 とする半導体集積回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体集積回路 装置に関し、クロックで動作する論理回路を含む半導体 集積回路装置の高速化に利用して有効な技術に関するも のである。

[0002]

【従来の技術】本発明を成した後の調査によって、後で 説明する本発明に関連すると思われるものとして、特開 平8-306867号公様(以下、先行技術1という、特問平4-73951号公権(以下、先行技術2という)があることが判明した。先行技術1に半等体 基板しの信号配送の両側にグミー配送を設けて同様の信号を入力するものが、先行技術2には信号用配線に平行して該合号配用配線にバッファ回路を介して接続した電位時に同様のだ。これら公等時には、いずれたおいても後に説明するような本語処明に係る複数論理機能ブロック等に向けたクロックの高速伝達についての配慮は何時需まれていない。

[0003]

【発明が解決しようとする問題】1つの信号を敷敷の回 部に供給する場合、1つの信号経路がそれぞれの回路に 対応して分検するよう形成される。これにより、信号配 線敷及び信号出力回路を少なくすることができる。大規 様なデジタル集積回路においては、同じクロックを複数 の論理機能プロックに供給することが多い。前記先行技 術1、2では、いずれも1の信号経路しか開示されてい ない。したがって、上記のように複数の論理機能プロックとつマクを各場である。 長も近い位置に配置された論理機能プロックまでについ て1本の信号程となるため、前記のようなダミー配談に よる恋事化は実理できる。

[0004]しかしながら、そこから先の分検して個々の機能プロックに至るまでの信号経路については、前記 光行技術1及び2ではどのように上記グミー配接とどの ようた設けるのか配慮が成されていない、つまり、先行 技術1五近2では、上記のように後数の論理機能プロックにクロックを供給する場合において、クロック供給回路から患る近い心間に加速された論理機能プロックは 部から患も近い心間に加速された論理機能プロックは いては、名分検部での信号の反射が生したり、そこでの インビーゲンスが千刻困難となり、個々の論理プロック に供給されるクロックの理証(スキュー)の管理が極め で担くなるものである。

【0005】1チッアのマイクロコンピュータ等の入規 検デジタル集積回路において、機能プロックは、CP U、メモリ、DSP、あるいはタイマ等のように各々の 機能プロックが比較的大きと回路規模を持って積成される。 それば、クロック供給回路からみたとき、クロック 供給回路から最も近い位置に配置された論理機能プロックまでの距離は、かかる複数機能プロックを基るロック なったは一般の大きない。など、仮 に力にった場合に比べて圧倒的に短く、前部グミー配 線を用いた信号伝達の高速化が生かされない。また、仮 にクロック供給回路を上板に近い位置に配置された機能 ロックとの距離が比較的兵でグミー配線を用いた信号 に途の高速化が順応ったとしても、か検から先の信 手経路について、その配接をきたり続いたり。 なることによるクロックの遅延時間の相違によるスキュ ーの発生については何等解決できないという問題を有す

【0006】この発明の目的は、クロック伝達の高速化を実現した半等体集積回路装置を提供することにある。 の発明の他の目的は、クロック活益の高速化及びクロック間のスキューを低減した半等体集積回路装置を提供することにある。この発明の前記ならびこそのほかの目的と新規と特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0007]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの模要を簡単に説明すれば、下 起の通りである。クロック供給回路であばされたクロッ クを受けて動作する論理回路を含む前型プロックを備えた た半等体集積回路を設定されて、上記プロック供給回路と と上記論理プロックに至るまでのクロック保練器をして 立行して延長され、同じクロックが伝えられる少なく とも2つの配線経路とを設け、上記プロック供給回路に 上記のロック配線に対してそれぞれ独立したクロック配 動回路を設け、上記論理プロックには上記クロック配線 に対してそれぞれ独立したクロックに対し に対してそれぞれ独立したクロック入力回路を設ける。 「00081

【現明の実施の形態】 図1には、この発明に係る半導体 集積服験装置におけるクロック系国際の一実施例のブロ ック図が示されている。この実施例では、特に制定 ないが、PLL 位相・ロックド・ループ)回路によっ て分部プロックと問期した内部プロックが形成される。 PLL 回路では、因示しない外部から供給されたクロック 信号に同期し、高い周波数にされた高速クロックと、 上記速度フロックに比べて低い周波数にされた低速クロ ックとを形成する

【0009】上記PLL回路で形成された高速クロックと低速クロックは、クロック服勢回路を介して根機能プロックは、クロック駆動回路を介して根機能プロックは、クロ・使のエリーでは、このようなクロック供給される。この実施所では、このようなクロック供給される。この実施所では、このようなクロック供給の語をプロックと受けていっくあるいは関節プロックとの間に設けられるクロック供給経路に、同時に同じ方向に完かるという特を利用する。つまり、同時に同じ方向に変かるという特は、レイアウトして関り合うよう配線する。そして、クロックは、同じ種類のものを関り合せて配線する。

る観象の機能プロックあるいは一定のエリアに設けられ た回路プロックに対するクロックは、従来のように1つ のクロック駆動間から供給されたクロック信号、 理的に1本の配線により個々の機能プロックや回路プロ ックの配置に合かせて分岐させながら伝えるようにする ものではなく、クロック機能であるクロック駆動回路 から、それぞれの機能ブロック又は回路ブロックに向けて独立して最低1本の配線を割り当てるようにするものである。

【〇〇11】上記機能ブロックあるいは上記回路ブロック側では、上記のような独立して設けられた配線を通して伝えられたクロックを受けるブロック内クロック駆動回路を有し、かかるブロック内クロック駆動回路によ

り、クロックを必要とするラッチ (latch)に伝えられる。このようなブロック内クロック原物回路とそれを受けるラッチの間では、その配線長さが比較的短くされることから極端に負荷が狙い場合には、負荷であるラッチ等を複数に分削して複数の原動回路と割り当てるように個々の原動回路とラッチ等の間では分岐を持つような配線により相互に接続される。

[0012] このように各機能プロックあるいは回路ブ ロックに対して設備1本の配線によりクロックを独立し て接給する構成とおいて、同時に同じ方向に変がら っつっク又は低速クロックは、各々においてレイアウ ト上で関ウ含うよう配線する。そして、同じ種類の高速 フロック又は低速クロックは、内を世間がある。

[0013] この構成に代えて、図1のクロック駆動回 路と上配機能プロック又は回路プロックに対応したプロ ック内のクロック駆動回路との間を被数の配数及び回路 により構成してもよい。この場合には、クロック供給回 路側とそれにより形成されたクロックを受ける機能プロ ック又は回路プロックの間のクロックは、常に一つ ロックとなり、クロック供給回路の出力部から機能プロ ック又は回路プロックのプロックを関うの全路をで 申に同じ方向に変化するクロックを関う含うよう並行し て配置させられた配線により伝達することができる。

て配置させられた配線により伝達することができる。 【0014】図2には、この発明に係る半導体集積回路 装置におけるクロック系回路の一実施御の配線距離図が 示されている。この実施別では、高速クロックと低速ク ロックを例り合かせて配置する場合に向けられてる。こ のように、高速クロックと低速クロックを起きして供 給させる場合、互いに他のクロックを伝える配線の信号 変化の影響をなくすため、同時に同じ方向に変化する学 ミー配線を開り合うよう記録する。つまり、高速クロックのうち、低速クロック回り時段して設けられるクロックのうち、高速クロックの方と、低速クロックの方と、低速クロックのでは、それぞれシールドクロック配線と、低速クロックの接を設けて、相互の干渉によるクロック についるではを表けて、相互の干渉によるクロック についるではを表けて、相互の干渉によるクロック についるではませませない。

[0015]また、同じ歴報である高速クロックの複数 がグルーア化されて、同じ方向に並行して延長される場合、他の信号線学に限接する管部にクロック配数は、他 の信号線との間のスペース拡大を図るようにする。この ような十分なスペースが確保できないときには、低速ク ロック間に隣接して設けられるクロック配線と同様に、 シールドクロック配線を設けるようにしてもよい、上記 のような構成により、配線間容量の影響を均一にし、か つ、配線遅延を小さくすることでチップ面積へ増加なし に配線遅延ばらつき (スキュー)を小さくすることがで きる。

【0016】以上のように、この発明に係るクロック供 給系回路では、論理的に同一周波数、同位相であるクロ ックを隣り合わせて配線する。異なる周波数、位相で動 作するクロックが複数ある場合、周波数/位相の同じク ロックが降り合うようにグループ化して配線する。そし て、後述するようなゲートアレイ等のような半導体集積 同路装置では、クロック分配系はツリー構造とし、分配 系の各ステージで (特に遅延量の大きいブロック間)の 配線負荷を揃えるようにする。また、配線の長さ、使用 するメタル層を統一する。他の配線のクロック線への影 響を小さくすため、同じタイミングで変化するダミー配 線が隣り含うようレイアウトする。あるいは、グループ 化したクロック配線と他の配線のスペースを広げる。 【0017】図3には、この発明に係る半導体集積回路 装置の一実施例のブロック図が示されている。この実施 例は、特に制限されないが、シングルチップマイクロコ ンピュータに向けられている。この実施例では、機能ブ ロック2aないし2cのように高速動作回路ブロック と、機能ブロック4aない1.4dのように低速動作同路 ブロックと、これらに供給するクロックを生成するクロ ックパルスジェネレータ (CPG) 5及びブロック間ク ロック駆動回路群6とが1つの半導体チップ1に形成さ

れる。チップの周辺部には、入出力回路が設けられる。 【0018】上記高速動作回路ブロックは、CPU(中 央処理装置) DSP (デジタル信号処理プロセッ サ)、メモリ等が含まれる。上記低速動作回路ブロック は、タイマやシリアル入出力回路、DA(デジタル/ア ナログ変換)等が含まれる。これらの機能ブロックの各 々には、機能ブロック4bに代表として例示的に示され ているようにブロック内クロック駆動回路7が設けられ る。CPG5は、高速クロック信号8aと低速クロック 信号8 b とを形成する。ブロック間クロック駆動回路群 は、上記クロック信号8aと8bとを受けて、個々の機 能ブロックに一対一対応に設けられるクロック配線に伝 えられるクロックを形成する。つまり、上記クロック駆 動回路6の1つと、機能ブロック2aないし2c又は4 aないし4 dのいずれ1つに設けられるブロック内クロ ック駆動回路7との間は、分岐のない1本の配線により 形成される。

【0019】上記プロック間の配線が1 北であるとき、 クロック駆動回路から各機能プロックに向かうクロック 配線のうち、同じ程順(高速クロック8 a 又は伝達クロ ック8 b)同士を記号9で示したようにグループ化し て、関ウ合わせて並行するように配線する。また、機能 ブロック2 c 又は機能プロック4 c に設けられるグロッ ク配線のように、返図的に迂回経路を設けて、その配線 長さを長くして他の機能プロック2b又は4d等と同じ 配線長さきずる。これにより、配線長その相違による機 能プロック2cと2b又は4c4c4と同間でのクロッ クのスキューを低減させることができる。このような迂 回路線を含めてクロックのスキューを管理することが容 易となる。

【0020】図3の実施例において、上記クロック駆動 回路6の1つと、機能ブロック2aないし2c又は4a ないし4 dのいずれ1つに設けられるブロック内クロッ ク駆動回路7との間は、分岐のない1本の配線に代えて 2本以上にするものであってもよい。つまり、同じ機能 ブロックにおいて、ブロック内クロック駆動回路を複数 設け かかるブロック内クロック駆動回路の各々に対応 して、1本ずつ配線を割り当てて、それを半導体チップ 上に互いに隣接して並行に延長させるようにるものであ ってもよい。このような構成では、クロック供給側であ るプロック間クロック駆動回路6も、上記配線数に対応 して複数が設けられる。この構成では、クロック供給側 であるブロック間クロック駆動回路と、ブロック内クロ ック駆動回路との間において、クロック配線の複数が並 行に配置されることにより高速なクロック伝達が可能に なる。

【0021】図4には、この発明に係る半等体集積回路 装置の他の一実施例のプロック図が示されている。この 実施例は、特に側されないが、ゲートアレイに向けら れている。この実施的では、クロック入力ピン12から 供給されたクロックは、サップ中央都に設けられてマス タクロックドライバ第13に伝えられる。このとき、特 に制限されないが、1つのクロックを曼低2本の配議を 用い、それを開接して並行するように延長させてクロッ ク入力にと12から上記マスタクロックドライ/第13

【0022】上記マスタフロックドライバ畔13は、サ プクロックドライバ畔14に対応したプロック駆動車 整有し、それぞれとの間を一対一に対応されたクロック 配能により接続される。つまり、マスタクロックドライ が罪13の1つのクロック駆動側の出力場で上続さ かたフロック配線は、分検なくぞれた対応された1つの サプロロックドライバ罪14の入力部に至るよう形成さ れる。上記マスクロックドライバ罪13と上記サプク ロックドライバ罪14の同の配線長をが互いに奉しく なるようにチップ中央等りに扱けられたサプロックドライバ罪14に対しては ライバ罪14に対しては遠辺的に迂回総路が設けられ

[0023] これにより、チップ中央総に設けられたマ スタクロックドライバ弾13から点線で示した非盤目状 に区切られた回路プロックの場界に沿って延長されるク ロック配線長が、いずなのサブクロックドライバ弾14 についても互小に等しくなるようにされる。このような フロップ配線を配置により、クロック信号電線が配号 1 5に示したようにグループ化される。これにより、前記 のように論理的に同一周波数、同位相であるクロックを 隣り合わせて配線することができる。

【0024】サブタロックドライバ14は、それを中心とする4つの回路ブロックに供給されるクロックを受付 持つ、このサブクロックドライバ14とフリップフロップ回路FFとの間は、負荷が互いに等しくなるように適 重にクループ化され、同一グループ回路でクロック配線 を分検させて配置させる、つまり、このようなサブクロックに移 の物理的な距離が強いから上記のような分検を用いてクロック配線を構成しても、速度的には往ば下間配位な ないし、フリップフロップ回路FFの配置が ないし、フリップフロップ回路FFの配置は、静可機能 しい、ただし、必要ならサブクロックドライバ14とフリップフロップ回路Fとの間も リップフロップ回路FFとの間も一対一に対してクロック階級を使けるようにしてもない。

[0025]上記プロック入力ピン12とマスタクロックドライバ罪13の間のクロック配線は、そのクロック 配線の両側に前記シールドクロック配線及びそれに対応したクロック駆動回路を設けるものであってもよい、また、マスタクロックドライバ罪13から左右に延びに2つの回路プロック間においては、同図の所ではを個のサブクロックドライバ群14比対応した8年のクロック配線が並行に延長される。そこで、この間での高速化を図るために前記回機に両側に開記シールドクロック配線及びそれた対応したクロック駆動回路を設けるようにして

【0026】図ちには、この発明に係る半導体集類回路 該置に設けられるクロックパルスジェルータの一実施 例のプロック型が示されている、この実施例では、クロ ック系服器端子上外部クロック入力端子を持ち、水晶直 付分か・綿ターツタ入力かの選択可能とされる、つま り、上記発振器端子に水晶を接続して水晶発振器を構成 した場合には、かかる水晶洗振器によりロックを生成 することができる。これに代えて、外部クロック入力端 子から供給されたクロックを用いるようにすることがで きる。

【0027】上記水晶発振製火は外部クロック入力増子から供給されたが水よ、PLL回路2に広えられて、ここで×1又は×4のような局破数進倍物作が行われる。周波敷削削即形は、上記×1又は×4のいずれかの指定を行うために用いられる。上記や1日とし四路2により水晶・分補クロックス力を被形板形と必要に応じ五浦が行われたクロックは、一方においしてシステムクロツクとししS1外部に出力する。このとき、CPG運整補正回路がクロック分配。茶等補回路等からなるレブリカ回路による運輸補正回路が成立していませれて、内部回路のフリップフロップ回路に下とに伝えられるクロックと、システムグロック増行からし

S I 外部に出力されるクロックとの位相合わせが行われる。

[0028] つまり、システムクロックの遅延を備える ため、CPG内に延延補工圏原外間やけられてCPG-ド間クロック分配系の遅延時間を補正する。CPG内遅 延補正回解は、FLL回路と出力・エステムクロック出力場 の遅延を補正する。クロック分配系等値間終は、CP G出力からFFまでの遅延を補正する。これらの国路は LSI時のクロック分配系と同し回路、レイアウト構造 とし配接をグループ化する処理、ダミー信号でシールド する時間をは

[0029]上記PLL回路とにより水品、外部グロック入力を被助成形と必要に応じて通信が行われたクロックは、他方においてLSI内部のフリップフロップド 用のフロックを生産するためPLL回路 1に伝えられる、PLL回路 1ではフロックの開放数を通信させるこの通信率は、例えば×1、×2、×3、×4、×6、×8のように6週)が用途されており、前辺間後数制御と述えをとのファ 別数数数制面で選択される。

[0030]上記PLL回路1で形成されたクロック は、高速用と低速用に対応した2つの分周回路1と分周 回路2に伝えられる。分和回路1と2は、特に網域されないが、それぞれが×1、×1/2、×1/3、×1/ ×1、×1/6のような分周率の均量をが可能とされ、前記周波数制即以ジスタとクロック周波数制即配で選択される。上記のPLL回路2、PLL回路1及び分周回路1、分別の服成の形成が一般である。上記のPLL回路2、PLL回路1及び分周回路1、分別回路2のそれぞれの逓信率及び分別率の組み合わせにより、必要とされた高速クロック及び低速ク ロックを発生させることができる。

[0031] このように形成された高速クロック及び低 連クロックは、前部図1の実施例のように高速クロック は、高速クロックドライバHCD1~HCDmを介して クロック分配回路に伝えられ、低速クロックは低速クロ ックドライバLCD1~LCDnを介してクロック分配 回路に伝えられて

[0032] 図らには、この専門に係るクロック駆動回路の一実地側の回路の折ぎれている。この実態例では、クロック供給側から半海体チップの上部と下部に延長されるクロックがループ化されて設けられる。これらのクロックを駆動するクロック駆動回路の入力信号の製造性がなされる。特に制限されないが、他の回路の信号線が影響を回避するために、グループ化されたクロック配線の両側には、シールド用バッフで及びか同時には、シールド用バッフで及びシールド用クロック配線の両側には、シールド用バッフで及びシールド用クロック配線が開けられる。この構成は、前記図4の実施例にそのまま適用することができな。

【0033】図7には、この発明が適用されるシングル チップマイクロコンピュータの一実施例のブロック図が 示されている。同図の各回路ブロックは、公知のCMO S(相補型MOS)半導体集積回路の製造技術によっ て、単結晶シリコンのような1個の基板上において形成

て、単結晶シリコンのような 1 個の基板上において形成 される。

[0034] この実施側におけるシングルチップマイク ロコンビュータは、特に制限されないが、RISC(Red uced instruction set computer)タイプの中央処理装置 CPUにより、高性能な溶算処理を実現し、システム構成に必要な周辺機器を集積すると同時に、排帯機器応用 等に不可欠な低消費では、と呼ばれたと実現したシングルチップマ イクロコンビュータである。

【0035】中央処理装置でPUは、RISCタイプの命令セットを持っており、基本命令はアイブライン処理を行って1命令1ステート(1システルタロックサイクル)で動作するので、命令実行道度が飛躍的に向上させることができる。そして、果集器MULTを内蔵しており、3次元演算処理等で可欠な積和演算処理を高速に行うようにしている。

【0036】最少部品点数によりユーザーンステムを構成できるように内側近半ジュールとして、割り込みのトレーラ INTC、直接メモリアクセス制物設施のM AC、除算器D I VU、タイマF R T、WD T、シリアルゴミュニケーションインターフェイス SC I 产内蔵している。さらに、キャッシュメモリ内蔵の外部メモリアクセスサポート機能により、グルーロジックなしにダイナミック型R AM (ラチングム・アクセ、メモリ)、
型マス AMの外部メモリと直接接続できるようにしてい

【0037】上配のような高速な中央処理装置CPUを中心にし、その性能を十分に発揮し、しかも低消費電力化を図りつつ、高性能、高機能又は多機能のために設けられた周辺モジュールを効率よく動作させるようにするため、内部バスは3つに分けられている。

【0038】第1のバスは、アドレスパスAB1とデークバスDB1から構成され、中央処理装置CPU、頻算 (積和演算器) MULT放びキャッシュメモリが接続される。上記乗算器MULT放び上記第1のバスのうちデータバスDB1にのみ接続され、中央処理装置CPUと中体的に動作工乗算上加度を行うようにされる。それ故、第1バス(AB1、DB1)は、主に中央処理装置CPUとキャッシュメモリとの間でのデータ施送に利用されるからキャッシュアとUとの間でのデータ施送に利用されるからキャッシュアとUとの間でのデータに送に利用されるからキャッシュアとUとの形成がキャッシュアントTAGとデータメモリTAGとデータメモリCDM及びキャッシュコントローラCACから構成される。

【0039】中央処理装置CPUの順略構成は次の通り である。内部は32ビット構成とされる。汎用レジスタ マシンは、16本からなる32ビットの汎用レジスタ と、3本からなる32ビットのコントロールレジスタ と、4本からなる32ビットのシステムレジスタから構成される。RISCタイアの命令セットは、16ビット 随定長命令によりコード効率化を図っている。無条件/ 条件が喰命令を選髪が喰方式とすることにより、分検時 のパイプラインの乱れを継援している。命令実行は、1 命令/1ステートとされる。

【0040】中央処理装置CPUの性能は動作開途敷 と、16今実行あたりのクロック数(CPI:Cycles Per Instruction)で決まる。このうち動作開途敷 は、ゲーム機に組み込んだ際にテレビ用のビデオ信号処 理系とクロックを共用するために、例えば28、TMH とに設定にすることが便利である。ちなみに、NTSC 方式のカラー・プレビ電像データをンノインタレース 表示する場合には道常、ビデオ信号回路に色麗搬送波 (カラー・サブキャリヤ)周波数(約)、58 Nzの8 値のフロック(28、6MHz)を使っている。

【0041】この実施例では、キャッシュメモリ(TA 6、CAC、CDM)及び集雑器MULTしか接続され ない第1バス(AB1とDB1)に中央処理装置でPU を接続するものであるので、バスの真常容量が大概に低 減でき、上記の、13で高速型件を行う中央処理装置 Uのバス駆動回路の簡素化と、低消貨電力化を図ること ができる。したがって、この第1バスは高速バスという ことができる。

【0042】第2のバスは、アドレスバスAB2とデータバスDB2から構成され、除算器DIVU、直接メモリアラセス制御装置DMAC、外部バスインターフェイスOBIFが接続される。この第2バスは中部バスということができる。上記キャッシェメモリでのまたが、サントのときに、中央処理装置CPUは、外部メモリをアクセスしてデータを取り込む必要がある。このため、第1のバスのアドレス信号を第2のバスに伝える機能が必要とされる。また、上記のように第1と第2のバスを分離すると、プログラムミス等によって直接メモリアクセス制御装置DMACがキャッシェメモリのデータメモリCDMの内容を勝手に書き換えてしまうという問題が生じる。

【0043】この実施例では、上記のようなキャッシュ メモリでのミスヒットやキャッシュメモリのデーク破壊 といった同販を解析するために、プレークコントローラ UBCが利用される。プレークコントローラUBCは、 本来アログラムデバッグ等に用いられるのであるが、上 記第1バス及び第2バスに接続される必要があることを 利用し、それにトランシーバ回路を設けて上記キャッシ ュメモリでのミスヒットのときた第1バスのアドレス信 号を第2のバスのアドレスバスAB2に伝えて、外部メ モリのアクセスを行うようにするものである。また、第 2のバスでのアドレス信号を監視し、直接メモリアセク と入側的接近的MACによるデータメモリCDMへ書き 機会を管視者とする 【0044】第3のバスは、アドレスバスAB3とデータバスDB3から構成され、特に制限されないが、フリーランニングタイマFRT、シリアルコミュニケーションインターフェイスSCI、ウォッチドッグタイマWDTと動作モードコントローラMCが接続される。

【0045】上野第3のバスは、上記第1や第2のバス に比べてパスサイクルが遅くされる。すなわち、これか を帰辺をジュールは、その動作速度を速くしても実質 的を性態や機能が向上するものではないことに着目し、 約10MH 2程度で動作する既存のシングルチェデマイ ま者用押するものである。このようにすることにより、 監判参率の向上を図ることができるとともに、動作関談 数が低くされることによって低消費電が化とすることが できる。したがでて、この第3バスは低速パスというこ とができる。

【0046】このようにすると中央処理機器でPU等とのデータの授受がそのままできなくなるので、バスステートコントローラBSCが限分られる。このバスステートコントローラBSCは、第3のバスから第2のバスに信号(データ信号)を転送するときには、そのまま信号の伝達を行う。これは、パルス発生国際でPGにおいて第1年第2のバスサイクルに使用するクロックパルスを形成しているので、上配第3のバスの信号をそのまま第2のバスに伝えることができる。これに対して、バスステートコントローラBSCは哲文のバスに伝えることができる。これに対して、バスステートコントローラBSCは哲文のバスの信号をで募3のバスに伝えることができる。これに対して、バスステートコントローラBSCは第2のバスの信号を運転させて第3のクロックバルスに同時化させて伝達するものである。

【0047】割り込みコントローラINTCの概略は、 次の通りである。外部割り込みに関しては、後述するよ うなNMI. /IRLO~/IRL3からなる5本の外 部割り込み端子を持っている。/IRLO~/IRL3 端子による15外部割り込みレベル設定が可能にされ る。この明細書及び一部の図面において、アルファベッ トの記号に付した/(スラッシュ)は、ロウレベルがア クティブレベルであるバー信号を表している。なお、図 面では従来の記述方法により、バー信号はアルファベッ トによる信号名又は端子名の上に線が付されている。 【0048】内部割り込み要因は、直接メモリアクセス 制御装置により2つ、除算器DIVUにより1つ、フリ ーランニングタイマFRTにより3つ、ウォッチドッグ タイマWDTにより1つ、シリアルコミュニケーション インターフェイスSCIにより4つからなる11要因と される。内部割り込み要因ごとにベクタ番号設定可能と される。

【0049】以上のようなバスの分割方式を採ることにより、それぞれのバスの長さが短くされたり、あるいはそれに接続される素子を減らすことができるからバスの

負荷容易が大幅に低減し、中央処理整備で (P Uの高速化 と相俟って低消費電力で高速なデータ処理が可能にな あ。また、ユーザーブレークコントローラに直接分モリ アクセス前削軽置を D M A C を設けた場合には、上配の ようなバスの分能によって直接メモリアクセス前削装置 D M A C による張ったキャッシュデータの書き載えを検 出する機能が設けられているので信頼性を損なうことが

【0050】さらに、中央処理装置でFUやキャッシュメモリ及び直接メモリアクセス制御装配のMへのからに、そのバスサイクルが直ちに性能や機能に影響を及ぼすものは、上記のような高速なパスサイクルのバスに接続し、フリーランニングタイタ下RT、シリアルシニュケーションインターフェイスSC「又はウォッチドッグタイマWDTのように、そのバスサイクルがデータ処理に直接影響を支援さないものは、低速のバスサイノルの第3のバスに接続するようにするものである。これに、カ、中央処理監管とPUの高級化に譲続して、高速タイプの周辺モジュールを開発設計する必要がなく、既存のものをそのまま活用して用いることができるから、設作力効率化を図ることができるともに、そこでのよった。

【0051】上記のような第1バス(高速バス)、第2 バス (中速バス) 及び第3バス (低速バス) のような3 種類のバスを持つものでは、それぞれのバス(高速バ a. 中速バス及び低速バス) に接続される機能プロック に伝えられるクロックの周波数が異なる。そこで、CP Gは、上記高速バス、中速バス及び低速バスに対応した 機能ブロックに伝えられるクロックは、前記のように論 理的に同一周波数、同位相であるクロックを隣り合わせ て配線する。異なる周波数、位相で動作するクロックが 複数ある場合、周波数/位相の同じクロックが喋り合う ようにグループ化して配線する。配線の長さ、使用する メタル層を統一する。他の配線のクロック線への影響を 小さくすため、同じタイミングで変化するダミー配線が 隣り合うようレイアウトする。あるいは、グループ化し たクロック配線と他の配線のスペースを広げるようにす るものである。

[0052] 中源バスや低級パスに対しても、上記高速 バスと同じグルーア化等の部線を採用することにより、 高速クロック、中速クロック及び低速クロック相至を同 排化させることができる。言い換えるならば、スキュー を小さくすることができる。これにより、高速バスと中 連バス又は低速パスとの間、中速バスと低速パスとの間 でのデータ授受においてタイミングマージンを小さくす あたとかできる。

【0053】また、機能プロック毎にクロック信号を供給するものでは、その機能プロックが何も動作を行わないスタンパイ状態のときにクロックの伝達を停止させる

上で便利である。周知のようににCMOS論理回路で は、クロックの供給停止により理論的には消費電流が発 生しないから上記クロックの停止により低消費電力化が 可能になるものである。

【0054】図8には、この発明が適用されたゲイナミック駅AM (以下、単じRAMという)の一実施例の全体開降レイアウト図か示されている。同図において、ゲイナミック型RAMを指成する各回路ブロックのうち、その主要感が呼るように示されており、それが公知の半導体集構団服の製造技術により、単結晶シリコンのような1個の半導体集板上において形成される。

【0055】特に制限されないが、この発明が適用されるDRA Mは、それぞれが独立にメモリアクセスされる BANK Oないは3のようなインのメモリバンクが設けられる。これらの4つのメモリバンク(BANK Oないし3)は、それぞれが同じ回路構成及びレイアウトにされており、そのうちメモリバンクBANK Oにおいて代表として限度とされて10種位とされて10種位である部分が例示的に示されている。

【0056】メモリセルアレイ領域(以下、単にメモリ セルアレイという)は、前型メモリバックBANKOへ 3のそれぞれに対応して設けらられ、全体として4個に 分けられる。つまり、半端体ナップ10の長手方向に対 して左右に分けられて、中央部分104には、例示的に 示されている制御回路(CNTL)回路106とデータ 出力回路PDPADの他、認示しないけれども、アド レス入力回路ボンディングパッド列からなる入出カイン クーフェイス回路及び昇圧回路や像圧回路を含む電源回 服務が同場けられた。

【0057】これら中央部分104の両側とメモリセル アレイとが接する部分には、メインアンプ(MA)10 5、メモリアレイ制制回路(ATTAY Control)10 1、メインワードドライバ(MWD)102等か配置さ れる。上記メモリアレイ制制回路101は、サブワード 選択線やセンスアンプを駆動するでかの制制回路からな る。上途のように半導体ケップ10の具手方向に対した 左右に2個、上下に2個サッこがけられた4個からな る 各メモリセルアレイにおいて、長手方向に対して上下中 央部にカラムデコーグ領域(YDC)103が設けられ

【0058】上述のよう各メモリセルアレイにおいて、 メインアードドライバ12は、それた対応したへの モリアレイ領域(以下、単にメモリアレイという)を貫 適するように延長されるメインワード海の選択信号を形 成する、上記メインワードドライ領機は102でブー ド連択用のサブワード避別線のドライバも設けられ、 上配メインワード達と平行に延長されてサブワード選択 線の選択信号を形成する。カラムデコーダ103は、そ れに対応した32のメモリアレイを買適するように延長 されるカラム単版の選択信号を形成する。 100591上記タメモリセルアレイは、複数からなる上記メモリアレイに分割される。ワード総方向には4個、ビット被方向には32個 参照電位用のグネーアレイを除く)が設けられる。メモリアレイは、センスアンで領域、グワードドライバ領域の砂圧が開発を入る。上記センスアンで領域に受けるエジフアンフは、CMOS網のクライの場合を発した。大部プログロインでは、センスアンでは、CMOS網のクライのは、センスアンプは、CMOS網のクラインをとれるとフスアンプは、CMOS網のクラインをとれるとフスアンプは、CMOS網のクライのといるとフィアンプは、CMOS網のクライのといるとフィアンは、CMOS網のクライのというに、センスアンマールにして左右に張長される相様ビット線の信号を増端するという。いわゆる1支点方式又はオープンビットライン型とされる

【0060】1つのメモリアレイにおいて、参照電位用 の幅メモリマットを除いてピット総が1024本級から れるので、ワード総方向には約4K分のメモリセルが壊 続きれ、サブワード総が512本級かられるので、ピッ ト統方時には12×32=16K分のメモリセルが壊 続きれる。これにより、1つのメモリセルアレイ(メモ リバンク)には、4K×16K=64Mビットのような 記憶容器を持ち、4つのメモリアレイ(メモリバンク) により、メモリチップの全体では4×64M=256Mビ ットのような手のサップの全体では4×64M=256Mビ ットのようなでは25kmにませた。

[0061] メモリセルアレイのワード該方向の開倒に、サブアンプ (SmAm) が設けられる。このサブアンプで対応して、メイン入出力線M IOがサブアンプと 上記メモリセルアレイの外側に平行して延長される。上記メモリセルアレイのウラト、半海ケップの兵方側に外開に沿って設けられる 8ビット分のメイン入出力線M IOを上記メモリセルアレイのワード線方向に並ぶ 4つのメモリアレイ、メモリマット)を視断して延長するよう配置される配線は、※メモリセルアレイのクッメモリブロックのそれぞれにおいて、半導体チップの中央寄りに最も近れ170のメモリフロックを行んだおいて、半導体チップの中央寄りに最も近れ1700米モリンでリンのそれぞれにおいて、半導体チップの中央寄りに最も近れ1700米モリブロックをインでは、1000米モリブロックを大の信号が発生して配置される。

【0062】つまり、メモリバンクBANKのを例にして説明すると、語記のようにつのスモリブロックを精 方、半等体チップの外側に位置するメモリブロックを精 成するとット被方向に強化られた。16個の正規アレイの うち、最も半等ペチップの内側、2岁以も当該メモリバ ンクBANKののビット級方向の規定中央客りに設けら れたメモリアレイをワード級方向に機断するように上記 配展が配置される。このような信号線の集中配配と対応 して、集中的に8ピット外のメインアンプ(ライトアン アもむり MAが配置される。

【0063】 阿様に、上記メモリセルアレイのワード線 方向のメモリセルアレイの内側に設けられる残り8ビット分のメイン入出力線MIOに接続される配線も、集中 的に設けられる。これに対応して残り8ビット分に対応 したメインアンブMAが設けられる。したがって、上記 メモリバンクBANK 0の前記のように2つのメモリブ ロックのうち、半導体チップの外側に位置するメモリブ ロックに対応した16個のメインアンプが2つのメモリ ブロックのほぼ境界部に集中して設けられることにな 2

3. 【0064】上記メモリバンクBANKのの他方のメモリプロック、つまりは半線体チップの内側に位置するメモリブロックにおいては、上記メモリセルアレイのアト総方側のメモリセルアレイのの外側に設けられた8ゼット分のメイン入出力線M TOは、メモリビット総方向でなられた16個元担アレイのうち後も半線ケップの内側、つまりは当該メモリバンクBANKののビット総方向の中央等りの場けられたメモリアレイを毎中的にアード総方向の中央等の場けられたメモリアレイを中的にアードのメインアンプMAに導かれる。同様に、上記メモリセルアレイのワード総方向のメモリセルアレイの内側に接続される配線もそれと開接するように集中的に設けられて、残り8ビットかのメインガンがMAと接続される配線もそれと開接するように集中的に設けられて、残り8ビット分のメインアンプMAと接続される配線もそれと開接するように集中的に設けられて、残り8ビット分に対応したメインアンプMAと接続される

【0065】上記の構成は、他のメモリバンクBANK 1ないしるにおいても同様である。このような4つのメモリバンクBANK (0~3の前記 16 億寸ののメナンンブMA(1 へのでは、10 では、10 では、10

【0066】このようにメインアンアMAを集中して配置した場合、それに朝御国路106から動作タイミング (クロック)を供給する場合、同図に焼除で示した各クロック配線は、前記と同様に同じクロックを複数に分け、複数からなもクロック配線を通りに設けることによるクロックの配金施送対終を相対することができる。 (別えば、16個のメインアンプMAは、例えば4個すつ4組に分けて構成され、それぞれに1本のクロック配線を到り当てるととにより4本のタック配線を並行して延長させることができる。同図には、このような4本等のような複数からなるクロッの配線を並行して延長させることができる。同図には、このような4本等のような複数からなるクロック配線が、1本の点線で示されている。

【0067】このようなクロック配線を並列に複数個を 設ける構成によって、クロック回路16とメインアンプ MAとの間でのクロックの高速伝達が可能となる。ま た、同図では、省略されているが、制御回路106から 入出力回路QDPADに向けて、クロックを供給する場合も、同じクロックを複数に分けて上記少なくとも2本のクロック線を並行に延長させるようにすることによって同様にクロック信号の伝達運延を小さくすることができる

[0068] 図9には、本売明に係る半端体集積回路装置の他の一実施例の全体の回路プロック図が示されている。この実施例の学体の回路プロック図が示されている。この実施列の半等体集前回路接置でHFFは、のよ数がイフネ制剪回路VBC、制御回路ULC、リードネシリメモリROM、DノA実験器DAC、Aノア実験品入DC、割り込み側が回路JVC、クロック発生国路COEとオするシステムパワーマネジメント回路。SPMC、中央地理部CPE、スタティックメモリSR M、DMAコントローラDMAC、ダイナミック型メモリDRAM、を含む。

【0069】それらの国際プロックは、内部バスBU S、制部バスCBUSに結合されている。それらは半端 体集策四路装置を構成すべき図示しない半導体基版に搭 載される。上記システムパワーマネジメント回路SPM Cは、システムLSIに搭載される各モジュールにおい て、滑変される更かを制勢する機能を有する。

(0071)特に制限されないが、電源電圧vddは、 内部回路プロックの制作のための電源電圧とされ、1. 多ボルト±0.15ボルトのような値を取る。電源電圧 vccdrは、半導体集積回路装置に要束される人出力 レベルに応じて、主として入出力回路 I/Oのために設 定される電源電圧であり、3.3ボルト±0.3ボルト ト、2.5ボルト±0.25ボルト、及び1.8ボルト ±0.15ボルトかような値のうちの一つを取るように される。電位vssは、いわゆるアース電位と禁される ようと回路の基準電位である。

[0072] 図示の半導体集構回路装置は、いかゆるA SIC (アプリケーション・スペシファイド・インテグ レーテッド・ナーキッツ)すなわち使用降10を構成 するようにされる。すなわち、図示のほとんどの回路プ ロッパは、ASI (石棚皮を登場ならしめるように、 そぞれ独立的な回路機能単位としてのいかゆるモジュール ないしはマクロセルをなずようにされる。各機能伸位 は、それぞれを可機、構成が変更可能にされる。AS ICとしては、図示の回路ブロックの内、実現すべき電子システムが必要としない回路ブロックは、半等体基板上 た搭載しないようにすることができる。逆に、図示されていない概能単位の回路ブロックを追加することもできる。

【0073】半導体集積回路装置は、特に制限されない が、1.8ボルト±0.15ボルトのような低電源電圧 v d dの基でも十分な動作特性を示すように、低電源電 圧可能なCMOS機造の半導体集積回路装置とされる。 【0074】半導体集積回路装置に搭載されるダイナミ ック型メモリは、上記電源電圧Vddによって動作され ても良い。しかし、この実施例の半導体集積回路装置に は、ダイナミック型メモリのために、上記電源電圧vd dとともに、上記電源電圧vddによって動作される電 圧発生回路から発生される高電源電圧も利用される。ダ イナミック型メモリにおいては、ダイナミック型メモリ セルを選択するロウデコーダのような回路はかかる高電 源電圧にて動作され、半導体集積回路装置の内部バスB USとの間に信号を入出力するような回路は低電源電圧 Vddのような電源電圧によって動作される。この構成 は、ダイナミック型メモリセルに与えられる情報として の電荷量を増大させる。これにより、ダイナミック型メ モリの情報保持時間特性をより良好にできる。

[0075] 中央処理部CPUは、特生制限されないが、いかゆるマイクロプロセッサと同核を構成されないが、いかゆるマイクロプロセッサと同核を構成されいけれども、その内部に命令レジスタ、命令レジスタに書込まれた命令をデコードし、各種のイクロ命令ない、は納制信号を形皮するマイクロ命令ない、演集回路、汎用レジスタ(RG6等)、内部バスBUSに結合するバスドライバ、バスレシーパなどの人出力回路を持つ。

【0076】中央処理部CPUは、リードオンリメモリ ROMなどに格納されている命令を読み出し、その命令 に対応する動作を行う。中央処理装置CPUは、入出力 回路 I/Oを介して入力される外部データの取り込み、 制御回路ULCに対するデータの入出力、リードオンリ メモリROMからの命令や命令実行のために必要となる 固定データのようなデータの読み出し、D/A変換器D ACへのD/A変換すべきデータの供給、A/D変換器 によってA/D変換されたデータの読み出し、スタティ ック型メモリSRAM、ダイナミック型メモリDRAM へのデータの読み出し、書込み、DMAコントローラD MACの動作制御等を行う。制御バスCBUSは、中央 処理部CPUによる図示の回路ブロックの動作制御のた めに利用され、またDMAコントローラDMACなどの 回路ブロックからの状態指示信号を中央処理部CPUに 伝えるために使用される。

【0077】中央処理部CPUは、また割り込み制御回 路IVCにおける指示レジスクRG5などにセットされ た動作制御信号を内部バスBUSを介して参照し、必要 な処理を行う。外部動作制御信号に応じて指示される動 作、モードの詳細は、後で図6の論理回路CLC及び図 7の機能既接図に基づいて詳細に即用する。

【0078】中央処理部CPUは、クロック発生回路C GCから発生されるシステムクロック信号C2を受けそ のシステムクロック信号C2によって決められる動作タ イミング、周期をもって動作される。

【〇〇79】中央処理部でPUは、その内部の主要部 が、CMO S回路、すなわちり MOSと MO Sとから なる回路から構成される。特に制限されないが、中央処理部でPUを構成するCMO S回路は、図示しないCM のSスタテック的範囲路、CMO SOSスタテックロップ フロップのようなスタティック動作町能なCMO Sスタ テック回路と、信号出力ノードへの電荷のプリテャージ と信号出力ノードへの信号由力とをシステムクロック信 号で2に開業して行うようなCMO Sダイナミック回路 とを合む

[0080] 中央地理部とPUは、クロック発生回路と のでからのシステムクロック信号と2の供給が停止され たなら、それに応じて動件停止状態にされる。停止状態 において、ダイヤミック回路の出力信号は、回路に生じ る不質意なりつや電流によって不覧に実などもたし さ、スタテックフリップフロップ回路構成のレジスク回 路のような回路は、システムクロック信号の非供給期間 であっても、以前のデータを保持する。

[0081]システムクロック信号で2の乗供熱機関に おいては、中央処理部CPUの内部のスタテック回路に おける各種ノードでの信号レヘル運移が停止され、また ダイオきょク回路での出カノードでのデスチャージない レプリチャージが停止される。この状態では、動作状態 のCMOS回路が消費する動作電流のような比較的大き い将費電流・すなわち各個ノード及びそれぞれにつなが る配線が持つ滞波容量、帯と容量へ信号変位を与えるように電源線から与えられるチャージ、デイスチャージ部 流は、実質的にゼロとなる。このことから中央処理部C PUは、CMOS回路のリーク電流に等しいようなかさい電流しが流れず、低消費の対策をなる。

【0082】刺り込み前即国際 I VCは、外郷郷デ丁1 に負給理レベルのようなリセット信号を受け、外部端デ丁4 を介して第1動作信号で回すを受け、外部端デT4 を介して第2動作制制信号で pm qを受け、また、外部 端子丁2に、半導体集積回路装置の動作状態を指示する 状態持元信号を出力する、割り込み動物回路 I VCは、 かかるりセット信号で e s b、動作制等目で m q、 c pm g及び状態指示信号に対応してそれの位置のど ナが影定されるようなレジスタRG5を持つ、 状態指 示信号のより詳レい環媒は後で図6に扱いで観明する。 【0083】レジスタRG5における状態指示信号は、 内部バスBUS&I VCを大いた中央処理部で PUによって更新 がスタBUS&I VC・マア映理部で PUによって更新 される。外部端子T3、T4を介してレジスタRG5に セットされた動作制得高号cmq、cpmqは、前述の ように、内部パスBUSを介し中央処理部CPUによっ て参照される。

【0084】特に創願されないが、割り込み前時回路 I ソ Cは、その内部にダイナミック型メモリのリフレッシュ 地跡作のための限示しないリフレッシュアドレスカウン タを持つ、割り込み解例回路 I V Cにおけるかかるリフ レッシュアドレスカウンタは、第1、第2畝件等制器等 C m q、c p m q によって第1及び第3モードが指示されているなら、すなわち半路体集積回路装置に対して動 作モードル。動作スタンバイモードが指示されている。 作モードル・動作スタンバイモードが指示されている。 今、クロック発生回路(G C からのシステムクロック信 号に基づいて歩進され、周期的に更新されるリフレッシュアドレス情報を削成する。

[0085] クロック発生回路CGCは、外部端子下5 を介して外部クロック信号 c1 kを受け、その外部クロック信号 c1 kと対応した期間のシステムクロック信号 C2を形成する。なお、図1では、クロック発生回路C GCと中央制制部CPUとの間の信号線が単純化されて 表現されているられたども、システムクロック信号 c2 は、中央制御部CPU内の図示しない回路の順序立った 動作のために、一般的なプロセッサに対するクロック信 号と関係に、多程限号からなると観察されたい。

【0087】動性朝間信号 cpm qによって動作スタン べ付動作が指示された場合は上記完全スタンパイ動作と 同様に、中央処理部CPUによって、スタテイック的に 保持すべきデータのスタディック型メモリSRAMへの 著込み処理動性をむような、動作スタンパイ動作と 行するための必要と処理動作が行われる。この場合のそ の後の動作は、上記完全スタンパイ動作の場合とは買求 の、中央処理部CPUからクロック発生回路CGCへシ ステムタロック信号の選択的出力のための制制信号C3 が保中される。

【0088】すなわち、クロック発生回路CGCから割り込み制御回路IVC及びダイナミック型メモリDRA Mへシステムクロック信号の供給は継続され、それ以外 の回路プロックへのシステムクロック信号の供給は停止される。動作制制信号でmq、cpmgが回路の動性を指示する状態に変化されたなったれたのする制力込み制制即BB IVCからの制制に合うした。したいである。大力のコック信号で1を大きないである。大力のコック信号で1を大きないである。10089]人出力回路1/Oは、外部端子下101ないして10mの内部型の外部端子を介して外部から供給される信号を受け、また外部端子で101ないして10mの内部型の場子に出力すべき信号を内部がスBU Sを介して受ける。入出力即路1/Oは、その物をの形型の場子に出力すべき信号を内部がスBU Sを介して受ける。入出力即路1/Oは、その物をのが

スタRG4と図示しないデータレジスタとを持つ。
[0090] 新博ルジスタRG4は、中央処理部CPU
によって選択され、かつ中央処理部CPUによって、当 該入出力回路 I / Oのための制物データ、例えば、デー タ入力、出力指示や電出カインピーグンス状態指示をど の劇物データが与えられる。データレジスタは、外部端 子下101ないして10mと、内部バスBUSとの間の データの転送のために利用される。外部端子で1101ないして10mのビット幅でなわら端子数と、内部バスB USのビット幅が取なるような場合、データレジスタ は、大きいビット幅に対応されるようなビット数を持つ ようにされ、中央処理部CPUによる動作制動に使って ビット製変換を行う。

【0091】例えば外部場子下iの1ないし下iのnの個数が64のような数であるのに対し、内部バスBUS のだり、極端256ビットのような比較的大きい数であるような場合。64ビット単位をもって外部場子下iの1ないしTionに次々に熔絡される直列ボーク波、中央処理部でPUによる直列・亜州データ変換制能によってデータレジスタに順次に供給され、256ビットのデータとジスタにセットのデータと、サンスタにセットとかた25ビットのデータは、中央処理部で日本になる差別一直列データ変換制的によって、64ビット毎に分けられて外部場子でio1ないしてionに関次に供給される。

[0092] 入出力回路 I / のの信号入力の次めの回路 及び信号出力のための回路は、その入力及び出力動作が システムクロック信号によって動削されるようにされ る。それ故に、入出力回路 I / Oは、システムクロック 信号が供給されなくなった時には、上記中央処理部C P 以上開絵とに使用窓上が磨り出来なるととになる。

[0093] 制制削階と口には、電子システムの必要に 応じて適宜に設けられる制制回路である。この制制回路 ひしてとしては、例えば、ハードデイスク装置における モータサーボコントロール、ヘッドのトラッキング制 側、割り訂正処理や、画像、音声処理における画像や音 声データの圧縮中長処理のようなのような実現すべき電 子システムに応じて適宜に設けられる。制制回路のUL Cは、中央処理部CPUと同様にその動作がシステムク ロック信号によって制御される。

【0094】リードオンリメモリROMは、前述のよう に、中央処理装置CPUによって読み出され実効される べき命令、固定データを記憶する。

【0095】D、A変換器DACは、内部バスBUSを介して供給されるところのアナログ信号に変換すべきデシカルデータを対るレジスタRG2を持ち、かかるデジタルデータを受けるレジスタRG2を持ち、かかるデジタルデータに載ついてナヤットでは信号を形成する。レジスタRG2は、制御回路ULCもしくは中央理部にとりUによってデジタルデータがセットされる。D、A変換結果の出力タイミングのようなD/A変換動件は、システムフロック信号によって制制される。D、A変換級DACによって形成されたアナログ信号は、特に制度されなが、内部バスBUS及び入出力回路1/0を介して外である。所、こでは上起外部場子11ないしてnの残空の端子に供給される。尚、こでは上起外部場子11ないしてnを入出力規制場子(ピン)としているが、入力用端子と出力用端子に分離して観けてもよい。

[0096] D/A 突換器DACは、その評額を図示しないけれども、高精度DA 突換が必要とされる場合は、 場合ベネアナログ量の基準とするような基準電圧測しくは基準電流測と、一種のアナログ回路を構成する もしくは基準電流測は、一種のアナログ回路を構成する とみなされ、第2モード及が第1モード、すなかとを スタンパイモード、及び動作スタンパイにおいて無視し 得ない電流を消費してしまう危険性を持つ。それ故にそ のような場合の指電電流の必然で可能にするよう、かる 本準電圧源もしくは基準電流源に対しては、上記第2 モード、第3モードにおいて、スイッチオフするような MOSFETスイッチを粉壁する。

[0097] A/D変換器ADCは、外部場子T1ない して加のうちの所盤の場子と入出力回路 I/Oと内部パ 及BUSを介して続きされるようをアナログ信号を受 け、創物回路ULCもしくは中央処理部にPUによって そのA/D変徴の開始が制御され、システムクロック信 号で2に従うようなクロック制御のもとで上記アナログ 信号をデイジタル信号に変換し、得られたデジタル信号 をレジスタ内名 Iにセットする

【0098】A/D変換器ADCもまた、上記D/A変 機器DACと同様に、高精度AD変換が必要とされる場合は、デジカルを強すべき量子化レベルの基準とされる もうな基準電圧駆もしくは基準電流線を持つようにされる ような基準電圧駆もしては基準電流線を持つようにご約し くは基準電流線もまた完全スタンパイモード、及び動作 スタンパイモードにおいて無視し得ない電流を消費する 危険性を持つ、それ故にその場合には、上記同様をMO SFETスイッナが、かかる基準電圧弾もしくは基準電 流線に適用される 【0099】スタテイック型メモリSRAMは、そのメ モリセルとして、その詳細は図示しないが、CMOSス タテック型メモリセル、すなわちCMOSラッチ回路と それに対するデータ入出力のための一対の伝送デートM OSFETとからなるようを確認のメモリセルをかった。 CMOSスタテック型メモリセルは、スタテックに情報 を保持し、かっ情報保持のために、著しく小さい動作電 流力か変見といという特徴を持つ。

【010】かかるスタディック型メモリSRAMは、 実質上は、CMOSスタディック型ランゲル、アタディ ック型ランゲル、アクリクス配置の複数のCM のSスクデック型メモリントなもなるメモリアレイと、 内部バスをBUSを介して供給されるようなロウアドレス 信号をデコードしそれによってメモリアレイにおけるワード線を選択するロウスドレス・デコード、ドライブ 回路と、カラムアドレス・デコードにそれによって カラム・デコード優号を形成するカウス条アドレス・デ ード回路と、かかるカラム・デコード低号によって動作 されメモリアレイにおけるアータ線を選択したれを共コ データ線に結合させるカラムスイッー回路と、実通データ線に結合させるカラムスイッー回路と、洗過データ線を経合された人出力回路と、読み出し書込み瞬间回 路とき合む物成とされる。

【0101】メモリアレイに関連するかかるアドレス・ デコード・ドライブ回路のような回路すなわちメモリア レイ周辺回路は、CMOSスタテック回路から構造され る。それ故に、スタテック超メモリセルSRAMは、読 み出し、普込み動作が行われない情報保持動作のみだけ なら、比較的候所資電力状態に置かれるととなる、 とMOSスタティック型メモリは、メモリセルサイ ズが比較的大きくなり、その記憶容量に対する全体の特 ながら、大きな記憶容量にすることが比較的困難であ

0・0・102] DMAコントローラ、すなわちダイレクト メモリ、アクセス・コントローラDMACは、中央処 理部CPUによってその動作が制御され、中央処理部C PUによって指示された回路プロップ間の内部が入りBU Sを介するデータ転送を、中央処理部CPUになり代む って制御する。DMAコントローラDMACの計画は、 独立の半導体集積回路装置として構成されるDMAコントローラと実質的に同じ構成にし得るので更にの評価な 説別は行かなかが、その内部のンジスタRGで客に、中 央処理部CPUによってセットされる転送元情報、転送 先情報、データ底送量情報等の設定情報に基づいて、データを送機関係行う。

【0103】ダイナミック型メモリDRAMは、そのメ モリセルすなわちダイナミック型メモリセルが、典型的 には、電荷の形態をもって情報を蓄積する情報蓄積用キ ャパシタと、選択用MOSFBTとからなるような少な い数の素子からなり、比較的小さいメモリセルサイズに され得る。それ故に、ダイナミック型メモリは、大記憶 容量であってもその全体のサイズを比較的小さくするこ とができる。

【0104】ダイナミック型メモリDRAMは、それが その配修容量にかかわらずに比較的かさいサイズをもっ 存職を礼得るから、他の間野ブロックとを搭載さ 等体基数は、比較的小さいサイズにされ得る。これに応 たれ見も見削すできる。すなから、半導体基数のサイズ は、得るべき半導体集積圏隔装置の電気的性能、熱的、 機械的メトレスに関係するような信頼性、製造が留ま が、動格等々にも影響を及近すものであり、小さい方が 有料で有る。比較的小さいサイズの半等体基板に大容量 のメモリとともに複数の回路ブロックを搭載可能となる ことによって、更に優れた性能の電子システムを実現を 可能とする半等体集積回路装置を提供することができる ようになる。

[0105]上に説明したような構成の半導体集構画路 装置は、外部場干丁3に供給される第1動作制制信号の 中のよよって完全スタンパイ動作が場示されたなら、ク ロック発生回路CGCの動件停止によってシステムクロ ック信号C2が発生されなくなること、及びまた全体と して統行費を売り根据にされることになる。

[0106]また、外部端子下4供給される第2動作制 側信号cpm qによって動性ステンパイ動性が増加され たたら、クロック発生国路でGの出力の選択物出力に よって、ダイナミック型メモリのリフレッシュ動性に関 係する国路部分が動件状態に置かれるが、図示の多くの 回路プロックが呼ば性状態に置かれるととになる。それ 故に、半導体集積回路装置は、比較的低い消費電力状態 に置かれる。

【0107】この実施例では、低電源電圧動作可能なC MのS半導体集預回路装置を打造に前側可能とするため、表板パイフA側側回路VBのと小環かられる。表板パイアス側側回路VBBCは、半導体集積回路装置に供給される外部電源電圧によって動作されるチャージボン回路と整治回路とからなるような配圧発生回路とからなるような配圧発生回路とからなるような正発性回路を加える正及び負のパイアス電圧を形成するとともに、基板パイアス制即信号をも形成するようにされる。

【0108】基版バイア之輔勢回路VBBCは、図示の 他の回路ブロッグがそれぞれを当まールないしは無能 位を構成するように構成されると同様に、それ自体で突 質上の一つの回路ブロックを構成するようにされる。 (2109) 半海条株積回路参議は、該基版バイアス制 側回路VBCにつながり、各国路ブロックにつながる 配線VL&CLが設けられる、上記の配線VL&CL は、各種の基版バイアス電位を各回路ブロックを構成す るMOSFET(総縁ゲート電界効果トランジスタ)の 基数欠債格するための接数の電源後、各国路ブロック のモード設定のための各種制御信号を配信するための信 号線を含む。

[0110]上記配線VL&CLのうち、クロック発生回路CGCからCPUのでは、おり込みが関連解に伝えられるクロックC1を含んて、各帳能プロックの開作に必要なクロックを活送させるクロックを開始は、前記実施的のように動物では同一別決数、同位相であるクロックを開り合わせて設けられる。異なる周波数や位相で動作するクロックが複数ある場合、周波数、位相の同しクロックが得り合うようにグループ化して配線される。配線の長さ、使用するメタルループ化して配線される。配線の長さ、使用するメタルプではしている。他の配線のフロック線への影響を小さくすため、同じタイミングで変化するグミー配線が関う含うようレイアウトされ、あるいはグループ化したクロック配線と他の配線のスペースを広がるようにされる。【0111]上記の実施例から得られる作用効果は、下部の通りである。

(1) クロック供給回路で形成されたクロックを受けて動作する熱理回路を含む論理プロックを備えた半導体 集積回路装置において、上部クロックを備えた半導体 理プロックに至るまでのプロック記録終路として並行し で延長され、同レクロックが伝えられるかなくとも2つ の配線経路とを設け、上記クロック供給回路に上記クロック部線に対してそれぞれ独立したクロック原郷回路1 長財、上記録四プロックには上記クロッの部線が行っないとなった。 対け、上記録でコックには上記クロッの部線が行ったとたより、クロックの高速伝達を実現することができるという 効果が徐れたる。

(0112)(2) 上記に加えて、上記機理プロックを複数の機能プロックで構成し、上記グロックと構象は を上記機数の機能プロックに構成し、上記グロックと終金回路 を上記機数の機能プロックに対して状态に用い、上記少 なくとも2つの配線経路を上記模数の機能プロックのうめ 機能プロックに対して並行して延長させる部分を設けことにより、少ない配線数度がクロック部の副部はよりク レックの高速形が可能になるという効果が得られる。 (0113)(3) 上記に加えて、上記少なくとも2 つの配線経路のに近途路の部線長きの必が小さくなるようにいずれか1以上に迂回経路を持たせることより、ク ロックスキューを低減させることができるという効果が 得られる。

[0114](4) 上記た加えて、上記論理プロック を接数の機能プロックで構成し、上記複数の機能プロッ クのそれぞれか所望の信号処理能力を持つようにすると ともに、上記クロック供給回路から上記複数の機能プロ ックのそれぞれた対して並行に延長される少なくとも2 の配能経路を設けることにより、クロックの高速伝達 が可能になるという効果が得られる。

【0115】(5) 上記に加えて、上記クロック供給回路より第1クロックと、それに対して周波数が1/N

に分開された第2クロックとを形成し、上記クロック供 絵画版から複数の集1 論理プロックに至るまでの第19 ロック配線経路として並行に延長される部分を含む少なく くとも2つの配線経路を設け、上記クロック供給回路から上記模数の第2 論理プロックに至るまでの第2クロッ の記線経路として並行に延長を礼る部分を含む少なくと も2つの配線経路を設けることにより、上記模数の第1 語理プロック及び第2 論理プロックのそれぞれにおいて クロックの高速伝送が可能とてり、第1 論理プロック 第2 論理プロック間のデーク授受のタイミングマージン を大きぐするとたかできるという効果が得られる。

【0116】(6) 上記に加えて、上記クロック供給 回路により、第12ロックとそれに対して周波表が1/ Nに外間された第2クロックを形成し、第1クロックと 第2クロックとをそれぞれに対応した複数の機能プロックのそれぞれに対して並行に延長される少なくとも2つの阻塞総路を契約もことにより、クロックの流式が可能になり、第1論理プロック器のデーク規定のタイミングマージンをいっそう大きくすることができるという効果が得らより、第2年

【0117】(7) 上記に加えて、上記第1クロック を伝える第1 配線と上記第2クロックを伝える第2 配線 とを並行して延長し、上記第1クロックの第1 記線と第 2配線の間には、上記第1 207第2 記線に対して第3と 第4 配線を並行して延長し、上記第1 記線に瞬隙した第 3配線には上記第1クロックを伝え、上記第2配線に 接した第4 配線には上記第2クロックを伝えることによ り、第1クロックを第2クロックを伝えることによ ウボアクロックの高速伝達が可能になるとともに、クロック配線を集中して配置させることができるという効果 が得られる。

[0118] (8) 上記に加えて、上記機能プロック を1つの半導体基板上に形成される1チップのマイクロ コンピュータシステムを構成するものとし、それぞれが 独立して動作可能とされる信号処理回路とすることは、 り、動作の高速化が可能になるとともに、クロッタ入力 部でのクロッツ停止機能を削車に付加することができる ので低消費電力化を図ることができるという効果が得ら わる。

[0119] (9) 上記に加えて、上記論理プロック をゲートアレイで構成された一定のエリアに配送された 施理ゲード罪とするものとし、上記クロック供給回路 を、半等体基板の中心部に設け、名論型ゲート罪との間 のクロック供給経路が互いに等長となるように記載する ことにより、論理ゲート群の高速化と論理ゲート群相互 でのデータ授受のタイミングマージンを大きくすること ができるという数据が得られる

【0120】(10) 上記に加えて、複数ビットの単位で読み出し信号をクロックに対応して増幅する増幅回路を有するメモリ回路に適用し、上記クロック供給回路

により上記メモリ回路の増幅回路の動作に必要なクロック信号を供給するものとすることにより、メモリ回路の 動作の高速化が可能になるという効果が得られる。

【0121】以上本発明者よりなされた発明を実施例に 据づ意具体的に説明したが、本願郊明は前距実施例に服 定されるものではなく、その要旨を途間しないを調定しない を変更可能であることはいうまでもない。例えば、前記 計理ブロックは、マイクロコンビュータを構成する機能 ブロック、ASICのような特定用途ではこおける機能 ブロックあるいはマクロセル、ゲートアレイでの論理ゲート群及びメモリ回路での錯報回路等、クロックにより 助件する回路を含む一定の大きさを持つ回路群であれば 何であってもよい。

[0122] クロック供給回解は、前町1相のクロックであることの他、2相あるいは3相等のクロックであってもよい、この場合、2相版いは3相2フロックは、同一周波数でも同位相にはならないので同類線のクロックとは見味され。これらのクロックに線はそれぞれが関り合うようにグループ化して配線され、このようにグループ化したクロック配線相互の間には、スペースを拡付すると呼びありません。あいはシールドクロック配線が設けられる。この発明は、クロックにより動作する論理プロックや順層回路を使じる発揮を募集、程回路を膨圧した利用することができる。

[0123]

【発明の効果】本原において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 記の通りである。クロック保持回路で形成されたクロッ クを受けて動作する論理回路を含む論理プロックを模と 七半導体機能回路を選定さいに、上記プロック機構と と上記論理プロックに至るまでのクロック配線経路として並行して延長され、同レクロックが伝えられる少なく とも2つの配線経路とを設け、上記プロック保証と 上記クロック配線に対してそれぞれ競立したクロック駆 助回路を設け、上記論理プロックには上記クロック配 成計してそれぞれ独立したクロックの に対してそれぞれ独立したクロック入力回路を設けることにより、クロックの高速伝達を実現することができ る。

【図面の簡単な説明】

【図1】この発明に係る半導体集積回路装置におけるクロック系回路の一実施例を示すプロック図である。
【図2】この発明に係る半導体集積回路装置におけるクロック系回路の一実施例を示す電線配置図である。

【図3】この発明に係る半導体集積回路装置の一実施例を示すブロック図である。

【図4】この発明に係る半導体集積回路装置の他の一実 施例を示すブロック図である。 【図5】この発明に係る半導体集積回路装置に設けられ

【図5】この発明に係る半導体集積回路装置に設けられるクロックバルスジェネレータの一実施例を示すブロック図である。

【図6】この発明に係るクロック駆動回路の他の一実施 例を示す回路図である。

【図7】この発明が適用されるシングルチップマイクロコンピュータの一実施例を示すブロック図である。


【図8】この発明が適用されたダイナミック型RAMの 一実施例を示す全体概略レイアウト図である。


【図9】本発明に係る半導体集積回路装置の他の一実施 例を示す全体の回路ブロック図である。


【符号の説明】


1…半導体チップ、2a~2c…高速動作回路ブロッ ク、4a~4d…低速動作回路ブロック、5…CPG、 6…ブロック間クロック駆動回路群、7…ブロック内ク ロック駆動同路 8 a…高速クロック信号 8 b…低速 クロック信号、9…グループ化、12…クロック入力ビ ン、13…マスククロックドライバ群、14…サブクロ ックドライバ群、15…グループ化、10…メモリチッ プ、101…アレイ制御回路、102…メインワードド ライバ、103…カラムデコーダ、104…中央部分、 105…メインアンプ、106…コントロール回路、C PU…中央処理装置、DMAC…直接メモリアクセス制 御装置、MULT…乗算器、AB1, DB1…第1バ ス、TGA…タグメモリ、CAC…キャッシュコントロ ーラ、CDM…データメモリ、DIVU…除算器、IN TC…割り込み制御回路、UBC…ブレークコントロー ラ、AB2、DB2…第2バス、AB3、DB3…第3 バス、SC I …シリアルコミュニケーションインターフ ェイス、FRT…フリーランニングタイマ、WDT…ウ オッチドッグタイマ、MC…動作モードコントローラ、 CPG…クロックパルスジェネレータ、BSC…バスス テートコントローラ、CHIP…半導体集積回路装置、 ULC…制御回路、VBBC…基板バイアス制御回路、 I/O…入出力回路、ROM…リードオンリーメモリ、 DAC…D/A麥換器。ADC…A/D麥換器。DRA M…ダイナミックメモリ、SRAM…スタティックメモ リ、SPMC…システムパワーマネジメント回路、IV C…割込制御回路、CGC…クロック発生回路。

[図1]











[図8]


【図5】



【図7】



【図9】



	FΙ							(参考)
	G11C	11/34			35	4 C	5 F	064	
					36	2 S			
					37	1 K			
	H01L	21/82				W			
		27/04				U			
	Fターム(4	参考)	5B015	JJ21	KB84	NN03	PP02		
L号 株			5B024	AA15	BA21	CA07	CA21	CA27	
4			5B062	AA03	CC01	HH01			
			5B079	BA20	BC03	0004	CC14	DD08	
				DD13	DD20				
			5F038	AV06	BH10	BH19	CA03	CA04	
				CD06	CD07	CD08	CD09	DF08	
				DF11	EZ20				
			5F064	AA03	AA04	BB09	BB12	BB19	
				BB26	DDO4	EE08	EE14	EE15	
				EE16	EE46	EE47	EE54		
	1号 株 勺	G11C H01L Fターム(3 1号 株	GIIC 11/34 H01L 21/85 27/04 Fターム(参考) 1号 体	GIIC 11/34 HOIL 21/82 27/04 Fターム(参考) 58015 号 株 58062 58079 57038	GIIC 11/34 HOIL 21/82 27/04 ドターム(参考) 58015 JJ21 1号 体 58062 AA35 58079 BA20 1013 5F038 AV06 1111 5F04 AA33 8826 AA35	日 1 C 11/34 35 36 36 37 HO 1 L 21/82 77/04 79 本 58024 AA15 BA21 59 5802 AA3 5803 BC3 58079 BA20 BC3 58079 BC3	日 1 C 11/34 3 5 4 C 3 6 2 S 3 6 2 S 7 1 K 8 4 NO3 8 2 S 8 NO3 COO4 1 HI01 58079 8420 803 COO4 HI01 58079 8420 803 COO4 HI01 58079 8420 803 COO 1 HI01 58079 8420 803 COO 5 F 5 F 5 F 5 F 5 F 5 F 5 F 5 F 5 F 5	日 日 日 日 日 日 日 日 日 日 日 日 日 日 日 日 日 日 日	日 1 C 11/34 35 4 C 5 F 0 6 4 3 36 2 S 37 1 K H 0 1 L 21/82 W 27/04 U F ターム(参考) 58015 JJ21 R84 NN3 PP02 58024 AN5 BN21 CN7 CA21 CA27 58062 AN3 COC1 H801 58079 BA20 BC03 CC04 CL14 B008 BD13 BD20 CN64 CC06 GD7 CD06 CD9 D008 DF11 EZ20 5F064 AN3 AN40 BB09 BB12 BB19 F068 ED14 EE15 5F064 AN30 AN40 BB09 BB12 BB19 BB20 BD04 EB09 EB14 EB15 BB20 BD04 EB09 EB14 EB15